NOS SERVICES
LA SOCIÉTÉ
INFORMATION
LOGICIELS | MATÉRIELS | SERVICES |
|
|||||||
|
LIVRAISON
Attention : dernières pièces disponibles !
Nous vous contacterons pour valider votre commande quand le produit sera disponible.
Date de disponibilité :
Le système en boîtier MM5620 est prêt à réduire le coût des tests pour les applications exigeantes de connectivité de données à haut débit.
Le commutateur Menlo Micro Differential Dual DP3T prend en charge la commutation de signaux différentiels à haute vitesse requise dans les applications PCIe Gen 6, SerDes et autres.
Le MM5620 présente une faible perte d'insertion, une vitesse de commutation rapide et peut fonctionner avec plus de 3 milliards de cycles de commutation. La pompe de charge et le pilote intégrés du MM5620 peuvent être contrôlés par un processeur hôte via des interfaces SPI ou GPIO.
Basé sur le commutateur MM5600 double pôle/double lanceur (DPDT) de Menlo Micro, actuellement en production, le commutateur MM5620 2x DP3T offre une nouvelle génération de fonctionnement à grande vitesse de DC à 20 GHz avec des débits de données et une linéarité de signal RF sans précédent, offrant jusqu'à 64 Gbps (64 GT/s) d'intégrité de signal de données de haute qualité.
Points forts du produit :
Conception compacte :
|
Commutation 1000x plus rapide :
|
1000x plus fiable :
|
Efficace sur le plan énergétique :
|
L'Idéal Switch offre la gestion de la puissance et les performances RF d'un relais EM avec la taille, le poids, la fiabilité et la vitesse de l'état solide.
Comparaison :
MM5620 | EM (SMT) SPDT | Key Benefits | |
Market | High-speed digital RF DIB/PIB market | High-speed digital RF DIB/PIB market | |
Configuration | DP3T DC-20 GHz/64 Gbps |
SPDT 18 GHz/40 Gbps |
Dual DP3T with built-in loopback capacitor |
Power Consumption | < 10 mW | 200 mW | 95% reduction in power consumption |
Reliability | >3B operations | 3M operations | 1000x increase in lifetime : reduced down-time, maintenance and cost |
Switching Time | <30 µs | 5 ms operation time | x165 speed increase : reduced test time and cost-to-test |
Size/Chip Density | 141.2 mm3 8.2 x 8.2 x 2.1 mm LGA |
1103.3 mm3 SMT 11x8.5(d) x 11.8 (h) |
85% volume reduction : enables more parallel tests, easier routing (top and/or bottom) |